nand闪存特点及决定因素分析，NAND闪存特点及决定因素

很多朋友对nand闪存特点及决定因素分析，NAND闪存特点及决定因素不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

存储器和NOR闪存的基本存储单位是位，用户可以随机存取任意位的信息。NAND闪存的基本存储单位是页(大家可以看到，NAND闪存的页类似于硬盘的扇区，硬盘的一个扇区也是512字节)。每页的有效容量是512字节的倍数。

所谓有效容量是指用于数据存储的部分，实际上是增加了16字节的校验信息，所以我们可以在闪存厂商的技术资料中看到“(512 16)Byte”的表述。目前大部分容量小于2Gb的NAND闪存的页容量为(51216)字节，而容量大于2Gb的NAND闪存的页容量为(204864)字节。

NAND闪存以块为单位被擦除。闪存的写操作必须在空白区进行。如果目标区有数据，写之前必须先擦除，所以擦除操作是闪存的基本操作。一般每个块包含32个512字节的页面，容量为16KB当大容量闪存使用2KB页时，每个块包含64页，容量为128KB。

一般每个NAND闪存有8个I/O接口，每条数据线一次传输(512 ^ 16)位信息，8个I/O接口为(512 ^ 16)8 bit，也就是前面提到的512字节。然而，越来越多的大容量NAND闪存采用16条I/O线设计。比如三星编号为K9K1G16U0A的芯片是64M16bit的NAND闪存，容量为1Gb，基本数据单元为(256 8)16bit或512bytes。

寻址时，NAND flash存储器通过8个I/O接口数据线传输地址信息包，每个包传输8位地址信息。因为闪存芯片容量比较大，一组8位地址只够寻址256页，显然不够用。因此，一次地址传输通常需要分成几组，这需要占用几个时钟周期。NAND的地址信息包括列地址(页内开始操作地址)、块地址和对应的页地址，传输时分开分组，至少需要三次，占用三个周期。

随着容量的增加，地址信息会更多，需要占用更多的时钟周期进行传输。所以NAND闪存的一个重要特点就是容量越大，寻址时间越长。而且由于传输地址周期比其他存储介质长，NAND闪存不适合大量小容量的读写请求。

决定NAND闪存的因素有哪些？1.前面提到的页数，容量越大，页数越多，页数越大，寻址时间越长。但是这个时间的延长并不是线性的，而是一步步变化的。比如128、256Mb的芯片传输地址信号需要3个周期，512Mb和1Gb的芯片需要4个周期，2、4Gb的芯片需要5个周期。2.页面容量

每页的容量决定了一次可以传输的数据量，所以大容量的页面性能更好。前述大容量闪存(4Gb)将页面容量从512字节增加到2KB。页面大小的增加不仅可以提高容量，还可以提高传输性能。我们可以举个例子来说明。

以三星K9K1G08U0M和K9K4G08U0M为例。前者页面容量1Gb，512字节，随机读取(稳定)时间12s，写入时间200s；后者的页面容量为4Gb和2KB，随机读取(稳定)时间为25s，写入时间为300 s.假设他们工作在20MHz。

读取性能：NAND闪存的读取步骤分为：发送命令和寻址信息向页寄存器传输数据(随机读取稳定时间)传输数据(每周期8位，需要传输512 16次或2K 64次)。

K9K1G08U0M读取一页需要：5条命令，寻址周期50n s 12s(512 16)50n s=38.7s；K9K1G08U0M实际读取传输速率：512字节38.7s=13.2 MB/s；K9K4G08U0M读取一页需要：6个命令，寻址周期50n s 25s(2K 64)50n s=131.1s；K9K4G08U0M实际读取传输速率：2KB字节 131.1 s=15.6mb/s因此，使用2KB页面容量相比512字节，读取性能提升约20%。

写性能：NAND闪存的写步骤分为：发送寻址信息向页寄存器发送数据发送命令信息从寄存器向页写入数据。其中，命令周期也是一个，下面我们将它和寻址周期合并，但这两部分并不连续。

K9K1G08U0M写一页需要：5条命令，寻址周期50n s(51216)50n s 200s=226.7s . k9k 1g 08 u 0m实际写传输速率：512字节 226.7 s=2.2mb/s. K9K4G08U0M写一页需要：6条命令，寻址周期50n s(2k 64)50n s 300s=405.9s . k9k 4g 03.块容量

块是擦除操作的基本单位。因为每个块的擦除时间几乎相同(擦除操作通常需要2ms，而前几个周期命令和地址信息占用的时间可以忽略)，所以块的容量将直接决定擦除性能。大容量NAND闪存的页容量提高，每块的页数也提高。一般4Gb芯片的块容量为2KB64页=128KB，1Gb芯片的块容量为512字节 32页=16KB。可以看出，在同样的时间内，前者的擦拭速度是后者的8倍！

4.I/O位宽

以前NAND闪存的数据线数量一般是8条，但是从256Mb的产品开始，就有16条数据线。但由于控制器等原因，x16芯片在实际应用中相对较少，但数量在未来仍会呈上升趋势。虽然x16芯片在传输数据和地址信息时仍然使用8位组，占用周期不变，但在传输数据时使用16位组，带宽翻倍。

K9K4G16U0M是典型的64M16芯片。还是每页2KB，但结构是(1K 32)16bit。

模仿上面的计算，我们得到如下。K9K4G16U0M读一个页需要：6个命令、寻址周期50ns+25s+（1K+32）50ns=78.1s。

K9K4G16U0M实际读传输率：2KB字节78.1s=26.2MB/s。K9K4G16U0M写一个页需要：6个命令、寻址周期50ns+ （1K+32）50ns+300s=353.1s。K9K4G16U0M实际写传输率：2KB字节353.1s=5.8MB/s 可以看到，相同容量的芯片，将数据线增加到16条后，读性能提高近70%，写性能也提高16%。

5.频率工作频率的影响

NAND型闪存的工作频率在2033MHz，频率越高性能越好。前面以K9K4G08U0M为例时，我们假设频率为20MHz，如果我们将频率提高一倍，达到40MHz，则K9K4G08U0M读一个页需要：6个命令、寻址周期25ns+25s+（2K+64）25ns=78s。K9K4G08U0M实际读传输率： 2KB字节78s=26.3MB/s。可以看到，如果K9K4G08U0M的工作频率从20MHz提高到40MHz，读性能可以提高近70%！当然，上面的例子只是为了方便计算而已。

在三星实际的产品线中，可工作在较高频率下的应是K9XXG08UXM，而不是K9XXG08U0M，前者的频率目前可达33MHz。

6.制造工艺

制造工艺可以影响晶体管的密度，也对一些操作的时间有影响。譬如前面提到的写稳定和读稳定时间，它们在我们的计算当中占去了时间的重要部分，尤其是写入时。如果能够降低这些时间，就可以进一步提高性能。90nm的制造工艺能够改进性能吗？答案恐怕是否！目前的实际情况是，随着存储密度的提高，需要的读、写稳定时间是呈现上升趋势的。

前面的计算所举的例子中就体现了这种趋势，否则4Gb芯片的性能提升更加明显。

综合来看，大容量的NAND型闪存芯片虽然寻址、操作时间会略长，但随着页容量的提高，有效传输率还是会大一些，大容量的芯片符合市场对容量、成本和性能的需求趋势。而增加数据线和提高频率，则是提高性能的最有效途径，但由于命令、地址信息占用操作周期，以及一些固定操作时间（如信号稳定时间等）等工艺、物理因素的影响，它们不会带来同比的性能提升。

1Page=（2K+64）Bytes;1Block=（2K+64）B64Pages=（128K+4K）Bytes;1Device=（2K+64）B64Pages4096Blocks=4224Mbits

其中：A011对页内进行寻址，可以被理解为“列地址”。

A1229对页进行寻址，可以被理解为“行地址”。为了方便，“列地址”和“行地址”分为两组传输，而不是将它们直接组合起来一个大组。因此每组在最后一个周期会有若干数据线无信息传输。没有利用的数据线保持低电平。NAND型闪存所谓的“行地址”和“列地址”不是我们在DRAM、SRAM中所熟悉的定义，只是一种相对方便的表达方式而已。

为了便于理解，我们可以将上面三维的NAND型闪存芯片架构图在垂直方向做一个剖面，在这个剖面中套用二维的“行”、“列”概念就比较直观了。

以上知识分享希望能够帮助到大家！