74ls161实现任意进制计数器，74ls163实现任意进制计数器

很多朋友对74ls161实现任意进制计数器，74ls163实现任意进制计数器不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

：1、74LS163功能及同步数设置方法74LS163是集成的4位二进制加法计数器，功能表如表1所示。其中，CLK为时钟脉冲输入端，ENP和ENT为计数控制端，LOAD为同步预置数控制端，CLR为同步清零控制端，DCBA为预置数输入端，QDQCQBQA为状态输出端，RCO为进位输出端，芯片74IS163共有16位计数状态从0000 到111l。

利用74LS163的同步预置数控制端或同步清零端组成二进制计数器。方法是让计数周期过程跳过SN及后续状态，直接从SN-1状态转移到全0状态。基本方法有清零法和设置号码法。

采用74LS163采用同步数设定方式构成N进制计数器。使用计数和同步数设定功能时，需要在SN-1状态下向计数器的同步数设定端发送有效脉冲，以便在下一个计数脉冲到来时计数器转动。到全0状态而不是SN状态。同时，按自然状态顺序计数的N进制计数器的预置数端子必须设置为零，按逆序计数的N进制计数器和N进制计数器的预置数端子必须设置为0。按任何顺序计数的计数器必须设置为计数状态下的最小数量。

设计一个按照自然状态顺序计数的N 进制计数器的步骤：

(1) 写入N元状态SN-1的二进制代码。

(2) 写出SN-1状态的译码PN-1。因为当使用同步数设置方法形成的N进制加法计数器时，不会出现SN-S2n-1状态，并且对应的最小项可以被视为任意项。将这些任意项化简后，状态SN-1下的代码为0的各个触发器的输出Q就可以消去，因此解码时只需将代码为的各个触发器的输出Q相乘即可1处于SN-1状态。

(3) 写出设定数的逻辑表达式，即LD=PN-1。 （4）74LS163其他输入端子的设置，ENP=ENT=1，CR=1，DCBA=0000。

：2、使用74LS163同步置位方式构成N进制计数器的不同方法2.1、N进制计数器按照自然状态顺序计数（取前N个状态）

上面介绍的N元系统的形成方法都是按照自然状态序计数的N元系统的设计方法。这里不再重复。

2.2、N进制计数器逆序计数（最后N个状态）

当取最后N个状态组成N进制计数器时，由于要计数的最大数与所用计数器的最大计数相同，因此可以用进位输出信号RCO来控制设置控制端LOAD，因此即当计数器输出最大数并产生进位信号后，数设定控制端LOAD=0，当下一个CP脉冲到来时，计数器将执行数设定功能，即要计数的最小数为通过数据输入端DCBA放置，因此在CP脉冲的作用下，计数器又从最小数开始重新计数。

2.3、一个任意顺序计数的基数计数器（取中间N个状态）

当取中间的N个状态组成N进制计数器时，可以使用与非门来检测需要计数的最大数。当最大数出现时，与非门输出低电平，使数设定控制端LOAD=0，当下一个CP脉冲到来时，计数器将执行数设定功能，即设定最小数为通过数据输入端DCBA进行计数，因此在CP脉冲的作用下，计数器又从最小数开始计数。

：3、同步设置方法的Multisim仿真设计以Multisiml0版本组成9进制计数器为例，说明Multisim仿真设计。

3.1、9进制计数器按自然状态序列计数的仿真设计

(1) 9进制计数器按自然状态顺序计数的状态图

采用同步置位法形成的9进制计数器的状态图如图1所示，其中0000到1000的9个状态为正常计数状态，用9个时钟脉冲完成一个周期的计数周期。

图1 自然状态序列计数9进制计数器的状态图

(2)按照自然状态序列计数的9进制计数器的设计步骤

1）确定SN-1的二进制码为：SN-1=S9-1=S8=1000

2）解码PN-1确定SN-1的状态为：PN-1=P9-1=P8=QD

3）写出设定数的逻辑表达式，即LD=PN1=QD

4）搭建仿真电路

构建的仿真电路如图2所示。其中，脉冲信号为双向开关组成的手动脉冲信号，这样实验中可以更好地观察计数器每次时钟动作后的状态变化。在Multisim中，集成4位二进制计数器74LS163的时钟脉冲触发方式是CLK为下降沿触发，并没有附在实际器件上（实际器件为上升沿触发方式），这一点需要在模拟实验。显示装置采用不同颜色的探头，更直观地显示实验效果。

图2 自然态序列计数9进制计数器模拟电路

（3）仿真结果分析图2中，探头X：1、X：2、X：3、X4分别显示输出QD、QC、QB、QA电平，当输出为1（高电平）时探头发射灯亮，为0（低电平）时探头不发光。

当第一个脉冲信号CLK的下降沿到来时，计数器的状态为QDQCQBQA=0001；当第二个CLK脉冲信号的下降沿到来时，计数器的状态为QDQCQBQA=0010；当第三脉冲信号CLK的下降沿到来时，计数器的状态为QDQCQBQA=0011；当第四脉冲信号CLK的下降沿到来时，计数器状态为QDQCQBQA0100；当第五脉冲信号CLK下降沿到来时，计数器状态为QDQCQBQA=0101；当第六脉冲信号CLK的下降沿到来后，计数器状态为QDQCQBQA=0110；当第七个脉冲信号CLK下降沿到来时，计数器状态为QDQCQBQA=0111；当第八个脉冲信号CLK下降沿到来时，计数器状态为QDQCQBQA=1000，此时LOAD=0，但没有同步设置；当第九脉冲信号CLK下降沿到来时，进行同步置位，将数据输入端DCBA=0000发送至计数器，使得计数器状态为QDQCQBQA=0000。施加9个时钟脉冲信号后，完成一个计数周期周期，仿真实验结果与图1所示状态图的要求一致。

3.2、九进制计数器倒序计数（取最后9个状态）

(1) 9进制计数器逆序计数状态图

采用同步置位方式形成的9进制计数器的状态图如图3所示，其中01111111这9个状态为正常计数状态，用9个时钟脉冲完成一个周期的计数周期。

图3 9进制计数器逆序计数状态图

(2) 9进制计数器逆序计数的设计步骤

当取最后9个状态组成9进制计数器时，由于要计数的最大数与所用计数器的最大计数相同，因此可以确定最小个数的数据输入端的输入数据SN-1状态下的状态为：DCBA=0111，设定号的逻辑表达式为LD=RCO。

(3)搭建仿真电路

构建的仿真电路如图4所示。

图4 逆序计数9进制计数器模拟电路

(4)仿真结果分析

图4中探头X：1、X：2、X：3、X4分别显示输出QD、QC、QB、QA电平，当输出为1（高电平）时，探头发光，为0（低电平）当探头不发光时。

当第一个脉冲信号CLK的下降沿到来时，计数器的状态为QDQCQBQA=1000；当第二脉冲信号CLK的下降沿到来时，计数器的状态为QDQCQBQA=1001；当第八个脉冲信号CLK下降沿到来时，计数器的状态为QDQCQBQA=1111，此时进位端RCO=1产生进位，LOAD=RCO=0，但不进行同步置位。当第九个脉冲信号CLK下降沿到来时，进行同步置位，将数据输入端DCBA=0111送入计数器，使计数器状态为QDQCQBQA=0111。施加9个时钟脉冲信号后，完成一个周期的计数周期，仿真实验结果与图3所示状态图的要求一致。

3.3、一个9进制计数器，可以任意顺序计数（取中间9个状态）

(1) 9进制计数器任意顺序计数的状态图

采用同步置位法形成的9进制计数器的状态图如图5所示，其中01001100的9个状态为正常计数状态，用9个时钟脉冲完成一个周期的计数周期。

图5 9进制计数器任意顺序计数的状态图

(2)任意排序计数的基数计数器的设计步骤

当取中间9个状态组成9进制计数器时，可以使用与非门来检测需要计数的最大数。当最大数出现时，与非门输出低电平，使得设置控制端LOAD=0，即LOAD=QDQC。通过数据输入端DCBA插入需要计数的最小数，即DCBA=0100。

(3)搭建仿真电路

构建的仿真电路如图6所示。

图6 任意顺序计数9进制计数器仿真电路

(4)仿真结果分析

图6中探头X：1、X：2、X：3、X4分别显示输出QD、QC、QB、QA电平，当输出为1（高电平）时，探头发光，为0（低电平）当探头不发光时。

当第一个脉冲信号CLK的下降沿到来时，计数器的状态为QDQCQBQA=0101；当第二脉冲信号CLK的下降沿到来时，计数器的状态为QDQCQBQA=0110；当第八个脉冲信号CLK下降沿到来时，计数器的状态为QDQCQBQA=1100，此时LOAD=QDQC=0，但不进行同步置位。当第九个脉冲信号CLK下降沿到来时，进行同步置位，将数据输入端DCBA=0100发送到计数器，使计数器状态为QDQCQBQA=0100。施加9个时钟脉冲信号后，完成一个周期的计数周期，仿真实验结果与图5所示状态图的要求一致。

以上知识分享希望能够帮助到大家！