时序分析技术，时序分析中的最重要概念—STA介绍

很多朋友对时序分析技术，时序分析中的最重要概念—STA介绍不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

在芯片设计中，我们经常用PPA(功耗、性能、面积)来衡量芯片的指标。性能直接取决于定时参数。因此，时序设计在后端设计中起着重要的作用。所以今天我们就来介绍一下时间序列分析中最重要的概念，—— STA。其实我们现在的生活中有很多计时问题，比如下面两个例子：我给张三打电话，是李四接的电话。

这意味着数据传输过程中出现了问题，导致芯片无法工作。我想要一辆法拉利，你却给了我一辆QQ引擎的法拉利。这意味着芯片不能在正常频率下工作。在芯片设计过程中也有许多时序违规。这就需要我们在设计中验证时序的正确性。一般我们有以下两种验证方法：(1)动态时序模拟；(2)静态时序分析(STA)。

动态时序分析，主要是通过输入向量作为激励来验证整个设计的时序功能。动态时间序列分析的精度取决于输入激励的覆盖范围，它最大的缺点是非常慢。通常百万门的设计要想覆盖所有测试，时间是按月计算的。静态时间序列分析呢？静态时序分析是一种无需模拟时钟周期即可确定电路是否满足时序约束的方法。

应用特定的时序模型，并分析它是否违反了设计者为特定电路给出的时序约束。与动态时间序列分析相比，不需要输入激励，所以速度非常快，而且是基于路径的分析，使用穷举逻辑，如下图所示，理论上可以分析所有同步逻辑是否违反约束。那么如何做STA，需要准备哪些文件呢？简单可以用下图来表示：

我们需要准备rc信息文件，如libarary数据(包括lib和电池工作条件等。)、时序约束(包括时钟描述、设计边界约束等。)、门级网表、sdf/spef等。然后你需要指定时间序列分析模式，最后你会在设计中生成详细的时间序列分析报告。

以上知识分享希望能够帮助到大家！