Xilinx，IP_GTY调试心得

很多朋友对Xilinx，IP_GTY调试心得不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

本文的调试经验如下：1 .TXUSRCLK是用户接口时钟，连接到PCS层，TXUSRCLK2连接到PMA层。TXUSRCLK对应的GUI界面是用户数据宽度，而TXUSRCLK2对应的GUI界面是内部数据宽度。

2.两者的位宽可以相同，也可以不同。当它们相同时，TXUSRCLK=TXUSRCLK 2。在使用时，如果IP设置了8B/10B编码，那么在控制用户界面时就没有什么需要特别注意的了。但是，如果IP设置为64B/66B编码，则在tx用户界面中控制TX序列时，时序会有所不同，这需要特别注意。而且，根据用户数据宽度的不同，tx序列的掩码位置也不同。更多具体信息，请阅读手册ug578和pg182。

3.8B/10B编码不需要你移位比特来恢复数据，但是需要64B /66B编码。4.使用8b/10b编码时不会。5.使用的K码一般用k28.5，也就是BC 6。接下来是最重要的使用问题。通常我们在使用GT IP的时候，一般会选择四车道。

在IP核的GUI界面中，选择了x0y0-x3y3四个通道，然后GUI界面有tx master通道和rx maxter通道的选项。用gt实例化一个quad时，需要注意的是，master所在的lane必须保证连接不能在外部硬件上挂起，否则其他lane的连接会不稳定。从上板实测发现，主设置为x0y0。如果您的x0y0硬件没有连接，那么您的x1y1-x3y3将无法正常工作。硬件必须连接x0y0，其他通道才能正常工作。7.PMA层设置审计刘清

以上知识分享希望能够帮助到大家！