基于S3C2440嵌入式系统主板的电磁兼容设计

很多朋友对基于S3C2440嵌入式系统主板的电磁兼容设计不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

随着电子设备的频率越来越高，世界各国对电子产品执行电磁辐射标准也越来越严格。确保EMI/EMC问题能够在设计阶段在有限的时间内得到很好的发现和解决是非常重要的。 PCB通常是电子系统的核心部件。经过精心电磁干扰设计的PCB板，可以大大减少因阻抗不匹配、传输线问题、信号互耦等引起的信号反射、延迟等线路不稳定因素，同时还可以减少电磁辐射发射干扰，大大降低线路稳定性。提高系统的稳定性和可靠性。本文将以嵌入式系统主板为平台，使用EMIStream仿真软件，采用源端串联终端阻抗法来分析和解决嵌入式高速主板中存在的电磁干扰问题。

1 电磁兼容性

1.1 电磁兼容性和电磁干扰

电磁兼容性（EMC）是指设备或系统在其电磁环境中按要求运行而不对其环境中的任何设备造成无法忍受的电磁干扰的能力。因此，EMC包括两个要求：一方面是指设备正常运行时对环境产生的电磁干扰（EMI）不能超过一定限度；另一方面，意味着环境中存在设备引起的电磁干扰（EMI）。干扰具有一定程度的抗干扰能力（EMS），即电磁敏感性。

电磁干扰（EMI）是指由于电磁干扰而导致设备、系统或传播通道的性能下降。电磁干扰的形成需要三个要素：

(1)电磁干扰源：任何产生电磁干扰的电子设备或自然现象。

(2)耦合路径：向受干扰设备传输电磁干扰能量的通道或介质。

(3) 受干扰敏感设备：受到电磁干扰的设备。

电磁干扰的耦合路径可分为传导耦合和辐射耦合两种。传导耦合主要是指沿电源线或信号线传输的电磁耦合。电子系统中的各个设备之间或者电子设备中的各个单元电路之间存在各种连接，例如电源线、信号传输线、公共地线等。这可能会导致设备或单元电路的电磁能沿着这些线路传播。以有线方式传输到其他设备和单元电路，从而造成干扰；辐射耦合是指通过空间传播到设备中的电磁干扰。干扰源的电源电路、输入输出信号电路和控制电路在一定条件下均可形成辐射天线。如果高频电流流过干扰源的外壳，则外壳本身就成为辐射天线。在PCB电路板中，电磁能通常以两种形式存在，差模EMI和共模EMI。

1.2 电磁干扰的危害

(1)对电子系统和设备的危害。电磁干扰可能会导致系统或设备的性能有限下降，甚至导致系统或设备发生故障。当干扰严重时，系统或设备可能发生故障或损坏。

（二）对武器装备造成损害的。现代无线电发射机和雷达可以产生强电磁辐射场。这种辐射场会导致武器装备系统中安装的敏感电子起爆装置失控并过早启动；对于制导导弹，会造成飞行轨迹偏离，增大距离误差；对于飞机来说，它会导致操作系统变得不稳定并且航向不准确。高度显示误差、雷达天线跟踪位置偏差等

(3)电磁能对人体的危害。电磁辐射能量一旦进入人体细胞组织，就会引起生物效应，即局部热效应和非热效应。电磁辐射引起的人类疾病症状包括：头晕、疲劳、记忆力减退、心悸、出汗、脱发、睡眠障碍等。

因此，电磁辐射已成为必须控制的环境污染内容之一，许多国家都制定了《电磁波暴露卫生标准》。

1.3 EMC标准和规范

(1)国际水平，如IEC标准；

（2）分会级，如CISPR出版物；

（3）CE级别，如欧洲协调标准EN；

(4)国家级，如国家GB、FCC等；

(5)军用标准，如国家军用标准GJB、美国军用标准MIL。

2 嵌入式系统主板电磁兼容设计

2.1 嵌入式系统主板

2.1.1 主板框图

本设计研究的嵌入式系统是基于三星S3C2440处理器的10层主板。系统频率高达400 MHz。硬件配置有两个64MB SDRAM和128MB NAND FLASH。与CPU通信时，数据传输频率高达133 MHz，同时还配备了LCD触摸屏、Sensor图像采集模块、GPS模块、GPRS无线通信模块，满足系统的功能需求。主板框图如图1所示。

2.1.2 主板上的电磁干扰

系统中S3C2440的片内工作频率FCLK可高达400 MHz。因此，在PCB设计过程中，应遵循高频电路设计的基本原则。首先要注意电源的抗干扰设计，其次要注意信号线的布线技术，特别是时钟信号线、数据线和地址线。

2.2 电源抗干扰设计

虽然电源为系统提供能量，但它也为其提供的电源增加了噪声。电路中单片机的复位线、中断线以及其他控制线最容易受到外部噪声的干扰。电网上的强干扰通过电源进入电路。不仅电池供电系统存在高频噪声，电池本身也存在高频噪声，模拟电路中的模拟信号无法承受电源的干扰。

嵌入式芯片S3C2440核心所需的直流供电电压为1.3V，I/O模块和SDRAM的供电电压为3.3V。在设计电路时，必须考虑电源的抗干扰技术。予以考虑。一般情况下，应在电源进入PCB的地方、靠近各器件电源引脚处添加数十至数百微法的电容，以滤除电源噪声。还要注意在器件的电源与地之间增加一个0.1F左右的电容，以有效抑制电源线上传导的高频干扰，克服干扰信号对系统运行的影响。

2.3 共模差模EMI产生机制

2.3.1 共模EMI产生机制

共模干扰通常是指两条信号线上产生等幅、同相位的噪声。共模干扰的特点是干扰的大小和方向一致，存在于电源的任意相对地之间或中性线与大地之间。共模干扰也称为纵模干扰、不对称干扰或地干扰辐射。这是载液与大地之间的干扰。

共模计算公式为：

式中：Ic表示电流强度； f表示共模电流的频率； L表示电缆长度； d表示测量天线到电缆的距离。

共模辐射是EMI 中最重要的辐射干扰类型。通俗地说，就是由于电路板地线“不平整”，或者连接线连接的两处电位差，导致连接线成为辐射天线。但电路板往往因接地阻抗的原因而电位不均，这就为能量从高处向低处辐射创造了条件。因此，在电路设计和PCB布局时应特别注意PCB的接地阻抗，以减少其造成的干扰。

2.3.2 差模EMI产生机制

差模干扰是幅度相等、相位相反的噪声。差模干扰的特点是大小相等、方向相反，存在于电源相线与中性线之间、相线与相线之间。差模干扰，也称为简正模干扰、横模干扰或对称干扰，是载液之间施加的干扰。

差模辐射计算公式：

式中：ID表示电流强度； f表示共模电流的频率； LS代表环路面积； d表示测量天线到电缆的距离。

2.4 共模差模EMI抑制措施

2.4.1 常用抑制措施

减少共模辐射的常用方法有：

(1)降低接地电位；

(2)使用去耦电容；

(3)采用铁氧体磁环；

(4) 使用共模电源滤波器。

减少差模辐射的常用方法包括：

(1)减小环路面积；

(2)频率越高，辐射越强，因此应尽量减少有用信号的高次谐波分量；

(3)采用屏蔽方法。

2.4.2 本文采用的源终止抑制措施

所谓源端终端，就是在传输线的驱动端串联一个等于特性阻抗的阻抗。

从共模辐射计算公式可以看出，要降低共模辐射，不可能降低Ic和f，而d是常数值，因此只能降低L。从差模辐射计算公式可以看出，想要减小差模辐射，就需要减小LS，即电流环路面积。多层板中信号走线的电流回路面积等于介质厚度乘以走线。长度，在介质厚度不变的前提下，减少差模辐射也归结为减少信号走线L。

然而，缩短信号走线的长度通常是不切实际的。然而，通过在传输线的源端串联一个等于特性阻抗的阻抗，可以消除来自共模和差模辐射的干扰。

源端串联端接措施需要添加一个与输出缓冲器串联的电阻。缓冲器阻抗与终端电阻值之和等于传输线的特性阻抗。此时，由于反射系数为O，任何因负载端阻抗不连续而引起的反射干扰到达源端时都会被消除，从而可以降低噪声、电磁干扰（EMI）和射频干扰（RFI） 。 ）。

2.5 基于EMIStream仿真的高速主板EMI设计

2.5.1 主板仿真环境介绍

EMIStream是日本NEC公司基于多年EMI设计经验开发的应用软件。在日本已推广使用多年。有效降低电子产品中的EMI/EMC问题，大大缩短产品开发周期。在仿真分析过程中，还将使用Mentor Graphics的Hyperlynx仿真软件对信号网络进行阻抗端接处理。

2.5.2 采用10层板进行主板层压，初步降低EMI

主板叠层结构为T-G-S-P-S-G-P-S-G-B，“T”为顶层，“G”为接地层，“P”为电源层，“S”为信号层，“B”为底层层。路由高速信号时层发生变化，并且这些不同层用于单独的走线，确保返回电流根据需要从一个参考平面流向新的参考平面。这是为了减小信号环路面积，减少环路的差模电流辐射和共模电流辐射。环路辐射与电流强度和环路面积成正比。事实上，最好的设计不需要返回电流来改变参考平面，而只是简单地从参考平面的一侧改变到另一侧。

2.5.3 传输线驱动端的串联端接阻抗进一步降低EMI

使用EMIStream对主板进行EMI仿真分析，通过辐射电磁场函数Estimation评估整板的EMI辐射情况。仿真结果如图2所示。NetLDATA6是CPU、SDRAM和NADNFLASH之间的数据通信网络。数据传输频率高达133 MHz。图2所示仿真结果中的DM指的是差模干扰，CM指的是共模干扰。 NetLDATA6网络的差模辐射ED为55.4 dB》40 dB，共模辐射Ec=54.7 dB》40 dB，均超过《无线电干扰限值和电磁兼容标准》GB9254中规定的B类产品的辐射限值。信息技术设备测量方法”。

这里，首先使用Mentor Graphics 的Hyperlynx 仿真软件在NetLDATA 6 网络上执行终结器向导。提示需要端接22阻抗。终止过程后，重新导入EMIStream 进行EMI 仿真。仿真结果如图3所示。NetLDATA 6_T网络是带有源端接阻抗的NetLDATA 6网络。可以看出，共模辐射和差模辐射均被抑制在GB9254规定的B级产品辐射限值内。至于图中仍然存在的最大辐射，只要减小终端阻抗与驱动端的距离就可以消除。最终仿真结果如图4所示。

嵌入式高速主板在硬件上还采用了滤波、屏蔽技术，在软件上采用了看门狗、软件拦截等抗干扰技术。最终整机通过了EMC认证机构认证。测量距离10m的信息技术设备辐射平均骚扰等级为33.2dB，符合GB9254标准。

3 结论

随着电子系统和设备的数量逐渐增多、性能不断提高，电子干扰将变得越来越严重。如何减少设备之间的相互电磁干扰（EMI）已成为迫切需要解决的问题。本文以嵌入式高速主板为平台，结合EMIStrearn和Hype-rl-ynx仿真软件，对整个主板进行板级EMI仿真。通过分析电磁干扰的产生机理，找到抑制措施。结合仿真，我们有效地抑制了差模和共模。辐射在GB9254规定的B级产品辐射限值内。同时，由于电子技术的广泛应用以及各种干扰设备辐射的复杂性，完全消除电磁干扰是不可能的。但可以通过硬件滤波、接地、屏蔽等措施，结合软件抗干扰技术，来降低电磁干扰，将电磁干扰控制在一定范围内，从而保证系统或设备的兼容性。

以上知识分享希望能够帮助到大家！