dcdc同步降压芯片选型，浅谈DCDC电源芯片异常原因及措施

很多朋友对dcdc同步降压芯片选型，浅谈DCDC电源芯片异常原因及措施不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

很多读者应该听说过地弹，但地弹应该没什么问题。这个案例是DCDC动力芯片的一个案例。1.下面的图1描述了这个问题。产品的电源之一是12V到3.3V的电路，产品出厂50K左右后，有1%左右的产品无法启动。解耦定位后，问题出在下图的电源芯片上。图1从12V到3.3V的电路2。原因分析

问题说到底，最终还是和PCB的布局布线有关，这就涉及到一个很重要也很容易被忽略的技术：地弹。

如下图所示，左图为芯片内部原理框图，右图为实际PCB中的布局图。在高频开关电源中，有两个器件提供能源：输入电容Cvin和电感L Buck(1)当高端开关闭合，低端开关断开时，电流路径用红色箭头表示；(2)当高端开关断开，低端开关闭合时，电流路径用蓝色箭头表示。

图2芯片内部高低开关(左)和实际工作图(右)。

根据电磁感应定理：e=-d/dt=-d(Li)/dt=-Ldi/dt由于红蓝回线面积变化较大，最终体现在低端开关与Cvin之间会产生感应电动势。厂商内部手册显示，电源芯片只有满足以下两个条件才能进入测试模式。在测试模式下，功率芯片不工作，电源无输出。

(1)pin5 FB电压大于3v；(2)pin6引脚COMP电压小于-0.5V；我们实际设计的PCB原理图如下图所示。环路1由Cvin、高端开关、L、Cbuck和负载组成，环路2由Cbuck和负载组成，环路3由低端开关、L和负载组成。其中回路面积变化a最大，电流变化最快，测得的6针COMP最高可达-0.6V。如果FB引脚耦合的干扰达到3V，可以将芯片置于测试模式，导致无输出。

图3不良布局产生3个环图4不良布局产生3个环3。解决办法

问题的主要原因是两种开关状态的回路面积不同，导致感应电动势变化很大，芯片内部逻辑混乱。重新布局后的措施有：(1)输入电容和高低开关尽量保持在同一水平；(2)将输出电容和负载尽可能靠近电源端，以消除上图中回路2引起的变化。同时可以应对用电设备的突电流，突电流大部分由输出电容提供，而不是由功率芯片转换。

(3)重新布局后线圈面积的变化=变化长度x板厚。板材厚度2mm，此时的面积变化基本可以忽略不计。

图5优化布局，循环变化基本可以忽略。4.总结对于DCDC电源芯片，厂商不会透露其内部具体的逻辑电路，但有一点是肯定的，如果高低开关两种不同状态引起的回路面积变化处理不当，由此产生的地弹会影响内部逻辑，使其进入不确定的工作状态。黄飞

以上知识分享希望能够帮助到大家！