The Concepts of "Bypass" and "Decoupling" in RF Design

很多朋友对The Concepts of"Bypass"and"Decoupling"in RF Design不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

射频电路工作频率高。与数字和模拟电路相比，射频电路具有许多非理想特性和复杂的寄生效应。在实际应用中，需要处理射频信号的串扰和不同器件之间的隔离。一不小心就会出现干扰、震动等问题。在射频电路的测试中，测量结果与仿真结果不一致是常见的，很少有测量结果被仿真完美预测的情况。

“旁路”和“去耦”处理不好是射频测量异常的重要原因之一。虽然这两个问题的设计有一定的经验可循，但如果不深入了解问题产生的原因，很可能无法从本质上解决问题，严重的情况下甚至会造成更严重的后果。

而且“旁路”和“去耦”往往结构相似，很多人也将“旁路电容”和“去耦电容”作为同义词使用，只是使用目的和设计考虑不同。本文试图讨论“旁路”和“解耦”的概念，了解它们设计的基本概念，并给出它们设计时的注意事项。一、旁通和“解耦”的定义图：旁通和解耦旁通。

旁路是指为射频信号提供一条低阻路径(通常使用电容，如上图所示)，使射频信号可以沿着这条低阻路径流动，减少射频信号流向其他高阻路径。去耦旨在隔离公共连接线上的不同电路，公共连接线一般由低通网络组成。隔离的目的是不让电路之间的噪声传播并相互干扰。

上图去耦电路设计中，旁路电容和去耦电路共同完成去耦。这种设计方法常用于射频电路的实现。旁路和去耦电路将在下面详细讨论。二、旁通电路

理想情况下，电压源提供低电阻阻抗，但实际应用中并非如此。电压源的阻抗随着频率的增加而增加；此外，由于电源布线的寄生电感效应和连接到电源的其他器件的寄生效应，射频芯片端口的射频阻抗不再保证为低阻。此时，需要旁路电容来提供低电阻路径。图：在RF芯片应用中，需要片外旁路电容来提供低电阻路径。

在旁路电容的设计中，需要注意的是，由于寄生电感的存在，电容无法在整个频带内保持低电阻。随着频率的增加，寄生电感与电容发生谐振。超过谐振频率后，电容是感性的，阻抗随着频率的继续增加而增加。

MLCC电容器的寄生电感一般为0.3nH，可以用来计算不同电容值的电容器的谐振频率。下图为不同电容值的村田电容的实测串联阻抗[1]。可以看出1000pF电容的低阻区(3欧姆)在1GHz以下，而10pF覆盖的范围在2~3.5GHz左右图：MLCC阻抗随频率的变化及其等效电路

为了在整个频段内获得低阻抗，需要并联多个电容，电容值从小到大排列。在4G/5G PA的设计和应用中，一般采用100pF、100nF和1uF的旁路电容，分别覆盖GHz、几十MHz和10 MHz以下的频率。前100pF电容大部分在芯片内部实现，100nF和1uF电容需要在芯片外部实现。下图是惠智威5G L-PAMiF产品S55255-12 [2]应用手册中的Vcc旁路电容设计建议。建议在片外附近放置两个旁路电容100nF和1uF。

图：惠智威5G L-PAMiF S55255-12产品旁路电容应用建议：旁路电容可以在电源之外的其他射频路径中提供低阻路径。例如，下图在发射极提供了一个RF旁路路径，以减少发射极负反馈电阻对RF增益的影响；利用电容的旁路特性，将DC通路与射频通路分离，在与DC电源的Casecode连接栈中实现了两级共源放大器[3]。

图：发射极电阻旁路和使用旁路的电容电流多路复用放大器三、去耦电路

如果需要隔离不同的电路模块，防止它们相互干扰，那么最好的办法就是减少电路模块之间的线路共享。然而，这在设计中通常是不现实的。而且在一些复杂的电路设计中，甚至连一些常见的布线准则，如“电源星形布线”都无法实现。这时候就需要设计一个去耦电路来完成电路模块之间的去耦。下图显示了系统中去耦电路的框图。

图：去耦电路在系统中的位置典型的电源/RF去耦电路[4]如下图所示。电路中，在串联路径中使用串联电感，使串联路径在高频时呈现高阻，可以帮助旁路电容发挥旁路特性，保证高频噪声可以完全旁路到地。其次，电路的传输特性是低通的，这样高频电流流经网络时会被抑制，只有低频电流可以流动，从而维持电源的稳定性。

图：典型去耦电路中的电流路径如果旁路电路提供的低阻路径服务于自身电路，那么去耦电路就是为整个系统设计的去耦网络，需要综合考虑。在去耦电路的设计中，核心是找到耦合线和信号回路，采取有效措施切断耦合线，使信号的干扰回路最小化。在去耦电路设计中，有以下几点需要注意：

定位干扰源并识别耦合回路。如果有多个回路，每个回路都需要解耦。比如有些电路需要正电压、负电压和数字电路控制，这些引脚连接需要去耦处理。布局时，去耦电路应尽可能靠近干扰源，以防止布线过长时的互感效应。芯片电源、数字控制端口等去耦电路应放在芯片端口附近。

必要时，去耦电路需要增加有损耗的元件，如电阻。去耦电路中使用的器件在目标频率下具有良好的RF特性，例如，旁路电容必须在目标频率下呈现低电阻(如“旁路”章节所述)，串联电感应注意其谐振频率。去耦电路一般采用贴片陶瓷电容，而不是长引线的陶瓷电容和电解电容。如下图所示。

图：(a)适用于高频去耦的贴片电容；(b)长引出电容不适合高频去耦。在去耦电路的设计中，应特别注意去耦电路接地点的选择。确保识别并选择有效的去耦节点。下图显示了高速运算放大器负电源V-去耦的两种设计方法[5]。

在第一种去耦中，所选节点位于V电源的某个位置。这样选择后，高频信号回路需要经过V电源和一根很长的地线连接到去耦电容，电源和地线接收到很多高频干扰，不是有效去耦。第二次去耦，去耦电容直接跨接在芯片的V电源出口和信号参考地之间，高频信号保持在较少的回路中，对电源线和地线的低频影响很小，是有效去耦。

图：无效解耦和有效解耦

讨论了这么多去耦设计，那么实际电路中去耦的影响是什么？我们以ADI公司的高速低噪声运算放大器AD9631为例。下图显示了AD9631驱动100负载[6]时的输出频谱(输出信号为20MHz)。左图采用了适当的去耦，频谱很干净。二次谐波40MHz时，谐波失真约为-70dBc。右图是去除去耦后的频谱，可以看到明显的噪声。因此，合适的去耦电路非常重要。

图：去耦对AD9631性能的影响四、旁路和去耦的比较通过以上比较，我们可以看出，旁路和去耦由于设计目标不同，在设计方法和注意事项上也有所不同。下表总结了两者之间的比较：审查彭静。

以上知识分享希望能够帮助到大家！