首页>>科技 >>内容

pci与pcie区别图解,PCIe与PCI之间的区别

发布时间:2023-10-22 10:58:30编辑:温柔的背包来源:

很多朋友对pci与pcie区别图解,PCIe与PCI之间的区别不是很了解,每日小编刚好整理了这方面的知识,今天就来带大家一探究竟。

pci与pcie区别图解,PCIe与PCI之间的区别

1.概述1)pcie(peripheral component interconnect express)是继ISA和PCI总线之后的第三代I/O总线。外围设备的高速连接标准。2)PCIe协议是一种端到端的互联协议,为高速传输带宽提供了解决方案。目前PCIe已经发展到第四代PCIe4.0,每一代发展最明显的特点就是速率翻倍。3)由英特尔公司于1991年推出。批准组织:PCI SIG (PCI兴趣小组)

4)一个x16插槽可以运行X1、 X2、 X4、 X8、 x16卡。2.PCIe布线规则从金手指边缘到PCIe芯片引脚的布线长度应限制在4英寸(约100毫米)。PCIe的PERP/N、PETP/N和PECKP/N是三个差分对。注意保护(差分对之间的距离和差分对与所有非PCIe信号之间的距离为20MIL,以减少有害串扰和电磁干扰(EMI)的影响)。避开芯片反面的高频信号线和PCIe信号线,最好都是GND)。

差分对中两条走线之间的长度差最多为5MIL。2个轨道的每个部分都需要长度匹配。差分线的线宽为7密耳,差分对中两条走线之间的间距为7密耳。PCIe信号对的层数变化时,接地信号过孔应放在信号对过孔附近,建议每对信号设置1 ~ 3个接地信号过孔。PCIE差分对采用25/14过孔,两个过孔必须对称放置。

PCIe需要发射器和接收器之间的交流耦合。差分对的两个交流耦合电容必须有相同的封装尺寸,在金手指附近对称放置,推荐电容值为0.1uF,SCL等信号线不能穿过PCIe主芯片。3.PCIe分类和速度按车道数分为X1X2X8X16(最多可支持32车道),gen1 gen2 gen3 gen4 gen5速度:PCIe和PCI在速度上的区别。

PCI的工作频率分为33MHz和66MHz,最大吞吐率为266MB/sPCIe。如图3所示,PCIe 1.0 x1的吞吐率达到250 MB/s,在传输方式上,PCI是并行数据传输,一次传输4字节/8字节。半双工PCIe是串行数据传输。在全双工硬件中,PCIe信号以普通电平传输。在差分级链路中,PCIe是总线连接。PCIe是点对点连接。什么是点对点拓扑?PCIe的物理连接方式:5。编码模式介绍。

PCIe gen1和PCIe gen2采用8b/10b的编解码方式,PCIe gen3及以下采用128b/130b的编码方式。8b/10b意味着当我们想要传输8b数据时,我们实际上是在信道上传输10b数据。解码时,我们希望得到8b的有效数据。这样,有效带宽就是实际带宽的80%。类似地,128b/130bit意味着传输128位数据的实际线路传输130位数据。费率表中单位之间的关系:

传输速率单位GT/s,意思是千兆传输/秒,是每秒传输的实际比特数,它不包括额外吞吐量的开销比特。举两个例子:PCIe gen1 x1传输速率为2.5 gt/s=2500 mt/s=(2500/10)MB/sp CIE gen 3 x1传输速率为8GT/s=8000 mt/s=(8000/130)x(128/8)MB/s=984.6153。MB/s6。入站和出站

当PCIe设备和系统内存互相访问时,出站是指从CPU到设备的方向;入站是指设备- 》 RC(CPU端)方向。从这个概念来说,设备都是外部的,没有内部设备这一说。CPU在RC端读写寄存器时,仍然属于片上系统的范围,所以既不入站也不出站。7.PCI配置空间

PCI设备有256B的配置空间,PCIe也提供了另外一个4KB的扩展。256B配置空间的前64B是标准化的,其他字节由各厂商自行定义。7.1 PCI设备的地址构成总线号-厂商ID设备号-设备ID功能号-设备类查看PCI设备的工具是lspci。lspci使用工具LSPCI查找12。逻辑地址(XX:YY。z)以上每一行输出的开头LSPCI分别表示12,一个PCI域可以容纳256条总线。

每条总线可以支持32个PCI设备,每个PCI设备可以容纳8个PCI功能。lspci -t(以树形结构显示),lspci -x(打印出配置空间前64个字节的内容),lspci -s(指定哪一个)选择VGA兼容控制器。Lspci -s 01:00.0 -vxx字节顺序为小端格式,[0-1]代表厂商ID,上图为0x10de [2-3]代表设备ID,上图为0x0659。

[9-11]表示设备类型码,上图为0x0030000 [14]表示设备类型,00表示公共端点设备;01表示桥接设备;02表示CardBus bridges使用命令来查询PCI设备的制造商号和设备号。lspci -n -s 01:00.0列表格式[设备类型:制造商ID:设备ID]设备类型介绍:

设备类型可以在http://pci-ids.ucw.cz/read/PD网站上查询,包括类、子类和程序接口。上图中的设备类型为030000,依次对应下图,03为设备类别。00是设备子类,00是程序接口的基址7.2/barbar 0:0x f 6000000 bar 1:0xc 000000 c。BAR5:0X0000E001有6个BAR空间,每个BAR记录了该器件映射的一段地址空间。为了区分IO空间和IO存储器,它们分别描述如下:

当BAR的最后一位为0时,如下图所示,表示这是映射IO内存,1-2位表示内存类型,00=任意32位地址,01=小于1M,10=任意64位地址,11保留。位为1表示间隔大小超过1M,位为0表示不超过1M。位3指示是否支持预取。上例中BAR0是映射IO内存,32位地址不超过1M,不支持预取。BAR1(最后几位0110)也是映射IO内存,64位地址,间隔大小超过1M,不支持预取。

当BAR的最后一位为1时,如下图所示,意味着这是映射的IO地址空间。在上面的例子中,BAR5(最后一位是1)被映射到IO地址空间,基址是0x0000e。配置空间的IRQ引脚决定是否支持中断,1表示支持,0表示不支持,IRQ行是中断号。上例中支持中断号,中断号为0x0b。PCI设备有三个寻址空间:配置空间、I/O端口和设备内存。

驱动中操作PCI的配置区(上面讨论的64B的空间)PCI _ read _ config _[byte | word | dword](struct PCI _ dev * pdev,int offset,int * value);PCI _ write _ config _[byte | word | dword](struct PCI _ dev * pdev,int offset,int value);Offset,配置空间中要访问的字节位置值,用于存储read函数的读数据,是write函数要写入的值(这个int。)在驱动程序中操作I/O和内存

I/O区包含寄存器,内存区存储数据。I/O和内存无符号long PCI _ resource=PCI _ resource _[start | len | end | flags](struct PCI _ dev * pdev,int bar)用于在驱动中操作PCI;Start,区域的基址,是0-58。PCIe的PCIe配置空间为256字节,即0x00~0xFF,而PCIe的配置空间为4k字节,即0x00~0xFFF。

PCIe总共支持256辆公交车、32辆dev和8辆fun。它与PCI相同。所需总内存大小=4k * 256 *32*8=256K字节=256M,这256M内存空间是留给PCIe设备的,系统不可用。开发PCIe设备是为了与PCI兼容。每个设备配置空间的前256个字节是PCI空间,后(4k-256)个字节是PCIe扩展空间。根和交换机的每个端口都包含一个P2P网桥,网桥的配置空间是Type1。

每个Type1报头包含诸如从属总线号、二级总线号和一级总线号的信息。当配置BDF路由请求时,它依赖于此信息来确定要查找的设备。9.PCIe属性服务质量(Qos)决定了振幅和带宽。10.什么是FAQTLP和DLLP?TCP是事务层包的缩写。结构图中的能力是什么?

能力是指设备在4k字节的配置空间中告诉主机它支持哪些特性,能力大致可以分为基本能力和扩展能力。当使用4K配置空间时,两者是相似的,功能的位置是以链表的形式定义的。唯一不同的是后者的种类很多,不同厂商支持的能力差别很大。

The following figure shows the basic architecture of configuration space: ——0-3Fh(PCI header area), 40h-FFh (basic capability area) and 100-FFF (extended capability area).

基本能力Capability点在0-3Fh(PCI头域)中,偏移量为34h,用于存储第一个能力的偏移量,偏移量的范围为40h-FFh(基本能力区)。在此区间内可以随意分配各种基础能力。扩展功能默认情况下,第一个扩展功能从偏移位置100h开始放置,而不是像基本功能一样通过指针从34h开始指向。PCI总线空间与处理器空间相隔离。

PCI设备有一个独立的地址空间,即PCI总线地址空间,通过主桥与内存地址空间隔离。处理器需要通过主桥访问PCI设备,而PCI设备需要通过主桥访问主存。当处理器访问PCI设备时,它必须通过主机主桥执行地址转换,反之亦然。主桥的一个重要功能是将处理器访问的存储器地址转换成PCI总线地址。原FPGA学习——PCIe基础

文章来源:【微信微信官方账号:FPGA设计论坛】欢迎添加关注!请注明文章出处。审计彭静

以上知识分享希望能够帮助到大家!