三星要把3D，NAND堆到1000层以上

很多朋友对三星要把3D，NAND堆到1000层以上不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

随着数据时代的到来，AI、大数据、云计算等技术不断发展，催生了对更大容量固态硬盘和更快存取时间的需求，推动了3D NAND市场的竞争。2023年初，三星制定了研发新一代3D NAND的计划：2024年推出的第九代3D NAND预计达到280层；第十代3D NAND有望跳过300层区间，达到430层，预计2025-2026年推出。资料来源：夏夏

近日，三星存储业务高管出席电子工程师协会2023年夏季会议时表示，2030年V-NAND可以堆叠到1000层以上。可以说，随着三星、美光、SK海力士等存储厂商将3D NAND层数增加到200层以上，层数之争也愈演愈烈。2007年，随着2D NAND达到规模极限，东芝率先提出了3D NAND结构的概念。2013年，三星率先推出了其所谓的“V-NAND”，也就是3D NAND。

3D设计引入了多晶硅和二氧化硅的交替层，并用电荷陷阱闪存(CTF)取代了浮栅。不同的是，FG将记忆存储在导电层，而CTF将电荷“捕获”在介电层。这种3D设计方法不仅提高了技术性能，还进一步控制了成本。

此后，三星不断更新技术，拓展产业线，10年推出几代产品，维持在NAND闪存市场的地位。其中，2020年三星推出了176层的第七代“V-NAND”，采用了“双栈”技术。它们不是一次蚀刻所有层，而是分成两部分，然后一层一层堆叠起来。

据悉，与第六代的100层相比，三星第七代V-NAND的单元体积缩小了35%，可以在不增加高度的情况下将层数增加到176层，同时降低功耗，提高效率16%。

2022年7月，美光率先推出全球首款232层NAND。值得一提的是，美光的232层3D闪存芯片也采用了三星第七代的“双栈”技术。即232层分为两部分，每部分有116层。这些层的堆叠从又深又窄的孔开始，并由导体和绝缘体的交替层蚀刻。然后用材料填充该孔，并对其进行处理以形成器件的位存储部分。蚀刻和填充穿过所有这些层的孔的能力是该技术的关键限制。来源：美光科技

今年5月，有消息称，夏夏和西部数据计划在2023年VLSI技术和电路研讨会上展示3D NAND技术创新，寻求实现8平面3D NAND和300层以上的3D NAND。根据提供的论文，为了实现这一目标，两家公司计划采用金属诱导横向结晶(MILC)技术，即通过MILC技术，在300多个垂直存储孔中形成长度为14微米的类通心粉硅通道。

据报道，这种实验性的3D NAND还使用了复杂的镍吸收方法来消除硅材料中的杂质和缺陷，从而提高单元阵列的性能。

三星还提到2030年将有1000层闪存，势必引发一场3D NAND时代存储厂商的技术竞赛。在未来，NAND闪存堆栈的数量将高达摩天大楼。对此，三星高管表示，正是因为V-NAND的存在，才延续了NAND的历史，是韩国国家创造技术和生态系统为数不多的成功范例。3D NAND制造挑战

毫无疑问，虽然3D NAND未来的发展方向是在堆栈中增加更多的层，但NAND层的竞争会给制造工艺和投资带来更大的风险。三星高管还表示，为了推广1000层NAND技术，就像建造摩天大楼一样，需要考虑倒塌、弯曲、断裂等诸多稳定性问题。此外，还需要克服连接孔的加工工艺，尽量减少电池干扰，缩短高度，扩大各层存储容量。

理论上，堆叠1000层以上的NAND层是可行的，但是需要解决堆叠过程中的刻蚀问题，即必须刻蚀出非常深的孔，并且具有非常高的深宽比。虽然蚀刻技术在不断进步，但是一次蚀刻更深的孔是一个很大的挑战，不可能提高蚀刻速度。然而，如果主要由沉积和蚀刻组成的工艺流程以这样的层数堆叠，则成本不会降低。

除了蚀刻，还需要用非常薄的介电层均匀地填充这个孔，沉积一层几纳米的介电层并不容易，仍然具有挑战性。另外，堆叠这么多层之后，还需要经历刻蚀/沉积/清洗/热循环等过程。比如局部钻孔后，会在整个堆栈中切出一个很深的凹槽，可能会导致局部和全局的压力，相当于一座很高的摩天大楼被切成两截后倒塌。

还有，把这么多的材料一层一层的叠起来，切割出不同的图案，会产生整体应力，导致晶圆翘曲，导致不可收拾。

在这方面，三星的解决方案是创建一个极薄的层。然而，今年6月，TEL宣布已经开发出一种用于存储芯片的通孔刻蚀技术，可用于制造堆叠超过400层的3D NAND闪存芯片。同时，东京电子表示，这项技术首次将电蚀刻的应用带入低温范围，创造性地发明了蚀刻率极高的系统。

这项新技术可以在短短33分钟内完成深度为10微米的高深宽比刻蚀，这比以前的技术要短得多。

当然，刻蚀工艺已经得到了一定程度的优化和解决，但是在极高层数的3D NAND中，还有很多技术瓶颈需要突破。

以上知识分享希望能够帮助到大家！