利用VHDL语言和FPGA设计卫星同步数字复用系统

很多朋友对利用VHDL语言和FPGA设计卫星同步数字复用系统不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

在便携式数字卫星通信系统中，为了扩大传输容量、提高传输效率，满足同时传输多种业务的需要，通常采用时分复用的方式，将多个低速数字码流组合成一个高速数字码流。一定格式的数据代码。流以便在一个通道中传输，使各种业务信号互不干扰。实现这一功能的设备是数字复用系统。

便携式卫星通信要求平台集成度高、速度快、功耗低、体积小、成本低。现场可编程门阵列（FPGA）在结构上是由逻辑功能块排列成阵列，这些功能块通过可编程内部连线连接起来，实现一定的逻辑功能。特别适合有以上要求的产品开发和小批量生产。

在电路设计阶段，FPGA开发环境可以对设计的电路实时进行各种仿真分析，提高电路设计的灵活性和可靠性。特别是还可以直接对成品进行二次开发和功能扩展，灵活可配置。移植。后期可以实时在线模拟任何逻辑信号。本文采用Quartus II 5.1软件和VHDL硬件语言进行设计和仿真，实现了基于FPGA的卫星便携站同步数字复用系统的设计。

1 设计与实现

同步数字复用器完成以下业务的复用： 3路音频共48kbps数据； 1路64kbps同步数据； 1路9.6kbps异步数据； 1路128kbps LAN数据； 1 路517.2 kbps 视频数据。采用同步、固定时隙分配、逐比特复用的设计方法。

1.1 准同步延迟

由于数字复用器与音频之间的接口关系最为复杂，因此设计重点是音频接口的处理。

1.1.1 音频接口的乒乓操作

如图1所示，双口RAM用于完成音频数据与多路复用器之间的接口。音频数据接口是DSP总线接口。在第一个缓冲周期，音频数据缓冲到双口RAM的低端地址存储区域，同时数据复用单元从高端地址存储区域读取音频数据双端口RAM的；在第二个缓冲周期，音频数据缓冲到双口RAM的高端地址存储区，同时数据复用单元从双口RAM的低端地址存储区读取音频数据。双端口RAM。这个循环一遍又一遍地开始。

图1 乒乓球运行示意图

这样，缓冲的数据流就被发送到多路复用器，没有任何时间停顿。它是一种流水线处理，完成数据的无缝缓冲和处理，节省缓冲空间，达到用低速模块处理高速数据流的效果。实现了数据流的并串转换。

如果音频数据与多路复用器之间的接口采用传统的缓冲方式，很容易导致多路复用器读取数据时音频数据没有写入缓冲区，从而很容易造成声音中出现“咔哒声” 。乒乓操作避免了这个问题。

1. 1. 2 提供唇同步机制

在数字卫星传输系统中，存在一个独特的音视频同步问题，即俗称的唇形同步。由于图像压缩编码所需的信号处理时间一般比声音压缩编码所需的信号处理时间慢，所以在接收端对视频和音频信号进行解码后，会发现音频比声音快半拍。视频。通常看到的是，要么嘴动时听不到声音，要么嘴不动时有声音，即唇音不同步，给观众主观感觉较差。为了避免这个问题，在抽头中提供了唇形同步单元，该单元以编程方式延迟音频数据。通过调整，可以保证接收端的音视频同步。

1.1.3 解决FPGA电路设计中的毛刺问题

在FPGA中，当多个信号同时跳转时，经常会出现一些不正确的尖峰信号。这些尖峰信号是“毛刺”。组合逻辑电路中竞争风险现象的出现也会造成“毛刺”。它的发生会影响电路工作的稳定性和可靠性，导致数字系统的误动作和逻辑混乱。

设计中，D触发器对输入信号的毛刺不敏感，以去除信号中的毛刺。但它只是显着去除了信号中非时钟跳变沿出现的毛刺信号，存在一定的延迟。因此，在设计中，尽可能采用同步时序电路来实现各处理模块的功能，同时以高时钟速度对输入输出数据进行采样，以达到去除毛刺的目的。电路。

1.2 设计方案

1.2.1 框架结构

该单元不需要与其他复用设备互连，因此采用定制的帧结构。帧头采用集中式帧编码，帧头固定为12位。帧结构如表1所示。

根据表1可以计算出，当每帧的帧长L为7 680 bit，线速率R为768 kbps时，帧周期T为：

1.2.2 多路复用器

复用器部分负责将各分支的信息数据和帧头组合成一个数据流。它由时钟发送电路、数据接收存储器、数据缓冲单元和数据复用电路组成。时钟发送电路产生复用各支路的信息数据所需的时隙。使用内部时钟源或从接收时钟锁相获得时钟；数据接收存储器为双口RAM，用于接收数字音频数据； data buffering 单元用于将同步数据等数据的相位调整到可以复用的相位；数据复用电路将上述数据合成为一行行数据；多路复用器的框图如图2 所示。

图2 多路复用器框图

1. 2. 3 点击

Tap负责将一个数据流分解为各个分支信息数据。它包括数据分接电路、时钟恢复电路、数据接收存储器和数据缓冲单元。时钟恢复电路产生帧解码所需的各种时钟和相应的分支时隙。这些时钟和接口接收到的数据被发送到数据抽头电路以搜索帧同步字。当满足同步规则时，确定同步。同时强制定时对应数据帧同步，各分支的信息数据被分接并发送至相应的解码单元。若不同步，则给出同步/失步报警信号；数据接收存储器为双口RAM，用于发送数字音频数据；数据缓冲单元用于调整抽出的同步数据的相位以满足数据接口的相位。多路复用器的框图如图3 所示。

图3 Tap的框图

1. 2. 4 帧同步字检测

对于集中式帧同步字法，帧同步字是数据流中的多个连续符号，占用相邻时隙，因此帧码检测电路比较简单，可以由D触发器和位数等于帧代码的数量和一个与门组成。数据由时钟逐位输入D 触发器。一旦12位帧码移入D触发器，即12个D触发器的输出为帧同步字，则与门输出一个脉冲，否则与门无输出。为了防止假同步，只有连续搜索3次帧同步字才认为设备已同步，否则将重新搜索。当通道误码率较高时，为了防止设备频繁失步，只有连续3次失步才认为设备失步。

采用上述方法不仅可以防止误锁，还可以避免启动不必要的同步搜索，使设备工作更加稳定可靠。

上述功能除接口转换和时钟锁相外，均采用FPGA器件和硬件设计语言实现。按功能模块化设计，复用性好，移植方便。

1.2.5 仿真与实现

该多路复用器基于Altera的QuartusII5.1作为硬件开发平台，完全用VHDL硬件描述语言编写，并在QuartusII5.1开发环境中进行时序仿真。系统仿真波形良好，但信号延迟在允许范围内。此外，它还可以准确地实现数字信号的复用和分接。该程序经过编译并下载到可编程设备后，通过了全面的实验，取得了良好的效果，满足了项目的需要。

2 系统同步性能分析

在传输过程中，由于信道噪声的影响，传输码流中不可避免地会引入误码，导致系统失去同步。同步丢失是一个非常严重的问题，它会导致主观质量严重下降，甚至使整个系统无法正常工作。因此，多抽头系统的同步性能是影响整个系统性能的关键环节。

在发送端，多抽头系统的输出数据流帧长度为L=7 680比特。每帧的开头有一个固定值的同步帧头，码长为N=12位。根据文献[3]，平均搜索时间为：

式(3)中，P 1 为同步字的虚警概率； Py为异步字上的误报概率； T是数据帧周期。如果信道平均误码率和传输流速率R=768kbit/s，则P1=NP=0.001 2，Py=2-12=0。 000 2，T=L/R，则Ta=12。 68 毫秒。

所以T1=1 607 h。从上面的分析可以看出，即使没有差错保护，多抽头系统也能在短时间内确认帧丢失并快速捕获同步；同时可以长时间保持同步状态。时间。因此，多抽头系统具有良好的同步性能，在一定的误码保护措施下能够满足实际要求。

3 结论

所设计的数字复用系统的所有部分都可以使用VHDL编程在FPGA芯片上实现。整个多路抽头系统功能可以集成在一颗芯片上，不仅节省了硬件资源，减少了外部布线，简化了系统，而且设计易于扩展，只需简单的操作即可方便地重复编写和修改程序修改FPGA中相应的控制参数。外部监控信息可以实现可变速率、可变帧结构的复用和解复用。实验表明，该系统在FDMA便携式卫星传输平台中发挥着重要作用，可以提高信道利用率和传输容量。

以上知识分享希望能够帮助到大家！