上海cpld，关于FPGA与CPLD之间的区别分析

很多朋友对上海cpld，关于FPGA与CPLD之间的区别分析不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

The difference between field programmable gate array and (with coupled) two (flow charts) 1. (with coupled) two (flow charts)

CPLD主要由围绕可编程逻辑宏单元(LMC)中心的可编程互连矩阵单元组成，其中LMC具有复杂的逻辑结构和复杂的I/O单元互连结构，用户可以根据需要生成特定的电路结构来完成一定的功能。由于CPLD使用固定长度的金属线来互连逻辑块，因此设计的逻辑电路具有时间可预测性，避免了分段互连结构时序预测不完全的缺点。

90年代，CPLD发展更为迅速，不仅具有电擦除的特性，还具有边缘扫描、在线可编程等先进特性。常用的有Xilinx公司的EPLD和Altera公司的CPLD。

2. Field programmable gate array

FPGA通常包括三种类型的可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。

可编程逻辑功能块是实现用户功能的基本单元，通常排列成阵列，分散在整个芯片中；可编程I/O模块完成片内逻辑和外部封装引脚之间的接口，通常围绕阵列排列在芯片周围；可编程内部互连包括各种长度的线段和一些可编程连接开关，它们连接各种可编程逻辑块或I/O块，形成具有特定功能的电路。

不同厂家生产的FPGA，其可编程逻辑块的规模、内部互连线的结构以及所用的可编程元件都有很大的差异。常用的FPGA有Altera，Xinlinx，Actel。FPGA一般用于逻辑仿真。电路设计工程师在设计电路时，首先要确定电路，然后进行软件仿真和优化，以确认所设计电路的功能和性能。

但是随着电路规模和工作频率的不断增大，电路中会引入很多分布参数，这些分布参数很难通过软件仿真来体现，所以需要做硬件仿真。FPGA可以实现硬件仿真，制作样机。将软件模拟的电路下载到FPGA后，可以很容易地得到一个模拟机，设计者可以从中直观地测试其逻辑功能和性能指标。

3.系统对比：虽然FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但由于CPLD和FPGA的结构差异，它们又各有特点： CPLD更适合完成各种算法和组合逻辑，FPGA更适合完成时序逻辑。换句话说，FPGA更适合触发器丰富的结构，而CPLD更适合触发器有限、乘积项丰富的结构。

CPLD的连续布线结构决定了其时序延迟的均匀性和可预测性，而FPGA的分段布线结构决定了其不可预测性。 FPGA在编程上比CPLD更灵活。CPLD通过修改固定互连电路的逻辑功能来编程，FPGA主要通过改变互连的布线来编程。FPGA可以在逻辑门下编程，而CPLD在逻辑块下编程。

FPGA的集成度比CPLD高，有更复杂的布线结构和逻辑实现。 CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FastFlash技术，不需要外部存储芯片，简单易用。但FPGA的编程信息需要存储在外部存储器中，使用方法复杂。

CPLD比FPGA速度快，时间可预测性更强。这是因为FPGA是门级编程，clb之间采用分布式互连，而CPLD是逻辑块级编程，逻辑块之间的互连是集总的。

编程模式下，CPLD主要基于E2PROM或Flash存储器，编程次数可达10000次。优点是当系统断电时，编程信息不会丢失。CPLD可分为两类：在编程器上编程和在系统中编程。FPGA多基于SRAM编程，系统掉电时编程信息丢失。每次上电时，编程数据都需要从器件外部重新写入SRAM。

它的优点是可以随时编程，在工作中可以快速编程，从而实现板级和系统级的动态配置。

8 CPLD安全性好，FPGA安全性差。一般来说，CPLD的功耗比FPGA大，集成度越高越明显。

随着复杂可编程逻辑器件(CPLD)的密度越来越大，数字器件的设计者可以灵活方便地设计大规模器件，产品可以快速进入市场。很多设计人员都感受到了CPLD的优势，比如简单易用、时序可预测、速度快等。但是过去由于CPLD密度的限制，他们不得不求助于FPGA和ASIC。现在，设计人员可以体会到具有数十万门密度的CPLD的好处。

CPLD结构在一条逻辑路径上使用1到16个乘积项，因此可以预测大型复杂设计的运行速度。因此，原设计的操作是可预测的和可靠的，并且很容易修改设计。CPLD本质灵活，时序简单，路由性能优秀。用户可以改变设计，同时保持引脚输出不变。与FPGA相比，CPLD具有更多的I/O和更小的尺寸。

现在的通信系统使用很多标准，设备必须根据客户的需求进行配置，以支持不同的标准。CPLD允许设备做出相应的调整以支持多种协议，并随着标准和协议的演进而改变其功能。这给系统设计人员带来了很大的便利，因为他们可以在标准完全成熟之前就设计好硬件，然后修改代码以满足最终标准的要求。

CPLD的速度和延迟特性优于纯软件方案，其NRE成本低于ASIC，因此更加灵活，产品可以更快进入市场。CPLD可编程方案的优点如下：

丰富的逻辑和内存资源(Cypress Delta39K200的RAM超过480 Kb)具有冗余路由资源的灵活时序模型改变引脚输出灵活安装在系统上后可重新编程I/o数量多性能有保证的集成内存控制逻辑提供单片CPLD和可编程PHY方案。由于这些优点，设计建模成本低，在设计过程的任何阶段都可以添加设计或更改引脚输出，并且很快就可以上市。

CPLD是一种粗粒度结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的高比率)和高度灵活的路由资源。CPLD的路由是连在一起的，而FPGA的路由是分开的。FPGA可能更灵活，但它包括许多跳线，所以它比CPLD慢。

CPLD以簇阵列的形式排列，由水平和垂直布线通道连接。这些路由通道向器件引脚发送信号或从器件引脚接收信号，并连接CPLD内部的逻辑组。CPLD之所以被称为粗粒度，是因为与路由数量相比，逻辑组更大。CPLD的逻辑组远大于FPGA的基本单元，所以FPGA是CPLD的细粒度功能块

CPLD最基本的单元是宏单元。宏单元包含一个寄存器(使用多达16个产品术语作为其输入)和其他有用的功能。因为每个宏单元使用16个乘积项，所以设计人员可以部署许多组合逻辑，而无需添加额外的路径。这也是CPLD被认为“逻辑丰富”的原因。宏单元以逻辑模块(LB)的形式排列，每个逻辑模块由16个宏单元组成。宏单元执行“与”运算，然后执行“或”运算，以实现组合逻辑。

每个逻辑组有8个逻辑模块，所有逻辑组都连接到同一个可编程互连矩阵。每个集群还包括两个单端口逻辑集群内存模块和一个多端口通道内存模块。前者每个模块具有192b存储器，而后者包含096b专用通信存储器，并且可以配置为具有专用控制逻辑的单端口、多端口或FIFO。CPLD有什么好处？I/O数多的CPLD的一个优点是在给定的器件密度下，可以提供更多的I/O数，有时甚至高达70%。

简单时序模型CPLD优于其他可编程结构，因为它具有简单且可预测的时序模型。这种简单的时间序列模型主要归因于CPLD的粗粒度特性。CPLD可以在给定时间内提供大范围的相等状态，不考虑路由。这种能力是设计成功的关键，不仅可以加快最初的设计工作，还可以加快设计调试过程。粗粒度CPLD结构的优势

CPLD是一种粗粒度结构，意味着进出器件的路径经过的开关更少，延迟也相应更小。因此，与等效的FPGA相比，CPLD可以工作在更高的频率，性能更好。CPLD的另一个优点是其快速的软件编译，因为其易于布线的结构使得布局设计任务更容易执行。细粒度FPGA结构的优势

FPGA是一个细粒度的结构，这意味着每个单元之间有一个细粒度的延迟。如果少量的逻辑紧密排列在一起，FPGA的速度是相当快的。但是，随着设计密度的增加，信号要经过许多开关，路由延迟也迅速增加，从而削弱了整体性能。而CPLD的粗粒度结构可以很好的适应这种设计布局的变化。灵活的输出引脚

CPLD的粗粒度结构和时序特性是可预测的，因此设计人员仍然可以在设计过程的后期改变输出引脚，而时序保持不变。新CPLD封装

CPLD有多种密度和封装类型，包括单芯片自引导方案。自引导方案将闪存和CPLD集成在一个封装中，无需外部引导单元，可以降低设计复杂性并节省电路板空间。在给定封装尺寸下，共享引脚输出的器件密度更高。这为设计人员提供了“放大”设计的便利，而无需改变电路板上的引脚输出。

FPGA是一种高密度可编程逻辑器件。自1985年Xilinx推出第一片FPGA以来，FPGA的集成密度和性能迅速提升，最高集成密度超过500万门/芯片，系统性能达到200MHz。FPGA因其集成度高、使用方便、开发上市周期短，在数字设计和电子生产中得到了迅速的推广和应用，一度称霸高密度可编程逻辑器件领域。

CPLD是由GAL发展而来，其主要结构仍然是and或array。自90年代初Lattice公司的具有在系统可编程ISP(In System Programmable)功能的高性能CPLD问世以来，CPLD发展迅速。具有ISP功能的CPLD器件由于具有与FPGA器件相似的集成度和易用性，在速度上具有一定优势，使其在可编程逻辑器件技术的竞争中与FPGA并驾齐驱，成为引领可编程器件技术发展的两股力量之一。结构

在结构上，FPGA器件由逻辑功能块排列成阵列，这些功能块通过可编程的内部连线连接，实现一定的逻辑功能。CPLD将多个可编程阵列逻辑(PAL)器件集成到一个芯片上，具有类似PAL的结构。一般CPLD器件至少包括三种结构：可编程逻辑功能块(FB)；可编程输入输出单元；可编程互连集成

FPGA可以实现比CPLD更高的集成度，同时具有更复杂的布线结构和逻辑实现。FPGA更适合触发器丰富的结构，而CPLD更适合触发器有限、产品丰富的结构编程。CPLD通过修改固定互连电路的逻辑功能进行编程，FPGA主要通过改变内部连接的布线进行编程。FPGA可以在逻辑门下编程，而CPLD在逻辑块下编程，所以FPGA在编程上比CPLD有更大的灵活性和功耗。

CPLD的缺点更加突出。一般来说，CPLD比FPGA功耗更大，集成度越高，速度越明显。CPLD比FPGA好。因为FPGA是门级编程，而clb是分布式互连的；CPLD在逻辑块级编程，其逻辑块互连是集总的。因此，CPLD比FPGA具有更高的速度和更大的时间可预测性，产品可以给出从引线到引线最大延迟时间的编程模式。

目前CPLD主要基于E2 PROM或FLASH存储器编程，编程次数高达10000次。它的优点是在系统断电后编程信息不会丢失。CPLD可分为两种：在编程器上编程和在系统(ISP)上编程。ISP器件的优点是不需要编程器，可以先安装焊接在印制板上，再用编程线编程，编程、调试、维护都非常方便。

大部分FPGA程序都是基于SRAM的，但它的缺点是系统掉电时编程数据信息会丢失，每次上电时都需要从器件的外部存储器或计算机将编程数据写入SRAM。它的优点是可以任意次数编程，工作时可以快速编程，实现板级和系统级的动态配置，所以可以称为PLD或ICR (In Circuit Reconfigurable)的RHP(可重构硬件产品)。

以上知识分享希望能够帮助到大家！