pfc电路工作原理详解，一文详解SRAM特点和原理

很多朋友对pfc电路工作原理详解，一文详解SRAM特点和原理不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

基本介绍SRAM可以在不刷新电路的情况下保存存储在里面的数据。DRAM(动态随机存取存储器)每隔一段时间就需要刷新充电一次，否则内部数据就会消失，所以SRAM性能高，但也有它的缺点，就是集成度低，同样容量的DRAM存储器可以设计得更小，但SRAM需要体积大，功耗大。所以主板上的SRAM内存占用了一部分面积。

主要规格之一是CPU和主存之间的缓存，有两种规格：一种是固定在主板上的缓存；另一个是插在卡槽里的COAST(棒上缓存)扩展用的缓存。另外，在CMOS芯片1468l8的电路中，还有一个128字节的小容量SRAM，用来存储我们设置的配置数据。

另外，为了加快CPU内部数据的传输速度，从80486CPU开始，CPU内部也有缓存，所以奔腾CPU中有所谓的L1缓存(一级缓存)和L2缓存(二级缓存)。一般L1缓存内置在CPU内部，L2缓存设计在CPU外部，但是奔腾Pro把L1和L2缓存都设计在CPU内部，所以奔腾Pro的体积很大。最新的奔腾II将L2缓存移到了CPU内核之外的黑盒子中。

SRAM显然速度快，不需要刷新操作，但它也有其他缺点，就是价格高，体积大，所以不能作为主板上的大量主存。

基本特点总结如下：优点，速度快，不需要配合存储器刷新电路，可以提高整体工作效率。缺点：集成度低，功耗高，同样容量体积大，价格高，少量用于关键系统提高效率。系统使用SRAM:CPU和主存之间的缓存。CPU内部的L1/L2缓存或外部的L2缓存。用于CPU外部扩展的COAST缓存。CMOS 146818芯片(RTCMOS SRAM)。

主要用途SRAM主要用于Level2 C ache。它使用晶体管来存储数据。与DRAM相比，SRAM的速度更快，但其容量小于相同面积的其他类型的存储器。

SRAM的速度很快，但价格昂贵。一般情况下，高速CPU和低速DRAM之间的缓存采用小容量SRAM。SRAM也有很多种，比如异步SRAM，同步SRAM，同步SRAM)，PBSRAM(流水线突发SRAM)，还有英特尔没有透露细节的CSRAM。

基本SRAM架构如图1所示。一般来说，SRAM可以分为五个部分：核心单元阵列、行/列地址解码、读出放大器、控制电路和缓冲/驱动电路(FFIO)。SRAM是一种静态存储模式，以双稳态电路作为存储单元。与DRAM不同，SRAM不需要不断刷新，工作速度更快。但由于存储单元中器件较多，其集成度不高，功耗较高。操作原理

图2 SRAM六管单元工作原理电路图：

假设“1”将被写入图2中的6T存储单元，某组地址值首先被输入到行和列解码器中，并且特定的单元被选择，然后写使能信号WE被使能。要写入的数据“1”通过写入电路变为“1”和“0”，然后分别加到所选单元的两条位线BL和BLB。此时，所选单元的WL=1等于1，并且晶体管N0和N5导通。

写入数据“0”的过程类似。

SRAM的读取过程以读取“1”为例。解码器选择一列位线来将BL和BLB预充电到电源电压VDD。预充电完成后，行解码器选择一行，并选择一个存储单元。因为它存储“1”，所以WL=1、Q=1、QB=0。

晶体管N4、N5导通，电流通过N4、N5到达地，使BLB的电位下降，在BL和BLB之间产生电压差。当电压差达到一定值时，开启灵敏度放大器放大电压，然后送到输出电路读出数据。

结构原理SRAM(静态RAM)，即静态RAM。它也是由晶体管组成的。开表示1，关表示0，并且该状态将保持直到接收到改变信号。这些晶体管不需要刷新，但当它们关闭或断电时，它们会像DRAM一样丢失信息。SRAM的速度非常快，通常可以以20ns或更快的速度工作。DRAM存储单元只需要一个晶体管和一个小电容器。而每个SRAM单元需要四到六个晶体管和其他部件。

所以SRAM芯片除了更贵之外，外观上也更大，比DRAM占空间更大。SRAM和DRAM因为外观和电学上的差异，不可互换。

SRAM通常用作高速缓冲存储器，因为它具有高速和静态特性。电脑主板上有缓存插座。

SRAM下图显示了SRAM的结构框图。从上图可以看出，SRAM一般由五部分组成，分别是存储单元阵列、地址译码器(包括行译码器和列译码器)、灵敏放电器、控制电路和缓冲/驱动电路。在图中，A0-Am-1是地址输入端CSB。WEB和OEB是控制端，控制读写操作，低电平有效，1100-11ON-1是数据输入输出端。

存储器阵列中的每个存储器单元与行和列中的其他单元共享电连接，其中水平连接线被称为“字线”，流入和流出存储器单元的数据的垂直连接线被称为“位线”。通过输入地址可以选择特定的字线和位线，字线和位线的交点就是选择的存储单元，每个存储单元都是这样唯一选择的，然后对其进行读写操作。

一些存储器被设计成同时输入和输出多位数据，例如4位或8位。在这种情况下，根据上述方法，将选择四个或八个存储单元同时进行读取和写入。

在SRAM中，以矩阵形式排列的存储单元阵列被解码器和具有外部信号的接口电路包围。存储单元阵列通常采用正方形或矩阵的形式，以减小整个芯片面积并便于数据存取。以一个存储容量为4K比特的SRAM为例，总共需要12条地址线来保证每个存储单元可以被选择(212=-4096)。

如果存储单元阵列排列成只有一列的长条形，它需要一个12/4K比特的解码器，但是如果它排列成64行64列的正方形，它只需要一个6/64比特的行解码器和一个6/64比特的列解码器。行解码器和列解码器可以分别布置在存储单元阵列的两侧，64行和64列之间有4096个交叉点，每个点对应一个存储器。因此，将存储单元排列成正方形将比将存储单元排列成一行大大减小整个芯片的面积。

长条状排列的存储单元除了形状奇特、面积大之外，还有一个缺点，就是列上部排列的存储单元与数据输入/输出端的连接会变得很长，特别是大容量的存储器，连接的延迟至少与其长度成线性关系。连接越长，线上延迟越大，会导致读写速度下降，不同存储单元的连接延迟不一致。

以上知识分享希望能够帮助到大家！