如何使用EDA中的3DIC，Compiler实现3DIC系统顶层的创建管理

很多朋友对如何使用EDA中的3DIC，Compiler实现3DIC系统顶层的创建管理不是很了解，每日小编刚好整理了这方面的知识，今天就来带大家一探究竟。

序

HPC、AI、数据中心、汽车自动化等应用需要高性能和高计算能力，单芯片系统的实现方案在设计、实现、制造、可靠性等方面遇到了严峻的技术挑战。

三维异构集成的3DIC小芯片设计，通过横向和纵向的多芯片集成堆叠，使芯片系统在性能、面积/体积、功耗、生产工艺、成品率、成本、市场等诸多因素之间获得了最佳平衡。经过十几年的发展，逐渐成为后摩尔时代新的技术趋势。

3DIC异构集成设计与分析EDA平台简介

core和3DIC的异构集成设计与分析全过程是2.5D/3D系统级协同设计的统一平台。

从架构规划、设计创作、物理实现、分析验证、系统签收，是一个高度集成和可扩展的平台，具有灵活高效的工作流环境，支持超大型系统级设计管理、架构探索和自动布局布线，支持2D/3D交互可视化操作模式，集成业界可信的黄金签收级分析工具，有助于实现产品的最佳PPAC目标。

在系统架构方面，3DIC系统顶层的创建和管理不同于传统的2D架构。3DIC系统需要建立顶层结构来设计、实现和管理系统，管理来自不同fab、不同工艺的不同设计库，基于系统顶层实现系统级逻辑互连的定义、多芯片布局，以及系统级的各种仿真、分析和验证工作。本文主要介绍了如何在EDA平台上使用3DIC编译器方便、高效地创建和管理顶级3DIC系统。

1.管芯设计创建图13DIC系统架构Top Die/SOC管芯原型创建：开始创建一个新的设计，有基本的输入(管芯尺寸，工艺文件，I/O信息):1)在菜单栏中选择任务-管芯建模，如图2，在设计工艺任务列表中选择需要的操作依次执行。通过创建库-创建模具块导入工艺文件和设置模具尺寸。GUI操作同步显示相应的脚本命令行，可以通过界面脚本按钮导出文本。图2创建模具设计流程

2)读取I/O物理信息。工程师可以读取现有的DEF、MDXF、CSV文件，或者使用3DIC编译器创建凹凸/TSV。其中，CSV文件提供了Bump实例名称、Bump坐标以及互连的端口和网络，如图3所示。在读取CSV数据后，可以在模具设计中创建凸块的物理和逻辑信息，包括P/G的网络和端口。图3CSV文件格式2。基底芯片/插入器设计创建

basedie/interposer设计库的创建过程参考了top die/SOC die。完成库的创建后，下一步是导入网表。对于初始网表，工程师可以根据不同的设计要求采用两种网表格式：

1)空白网表：网表不包含端口或逻辑连接，并且所有管芯到管芯和管芯到封装的互连在系统的顶层指定。该工具通过分析连接关系自动跟踪并创建基芯片/内插器的网表：将内插器/基芯片的端口插入封装、从芯片到封装馈通的信号路径以及D2D连接。2)包含部分或全部互连关系的网表：例如端口连接包，如图4所示。图4是由4basedie设计定义的部分互连的网络表示的例子。

3.3D IC系统3的顶层网表的定义。3DIC编译器使用虚拟系统的顶层定义进行系统设计、实现和管理，它包含多芯片系统的所有实例和互连，并不产生用于制造的实际GDS。它的网表是一个分层的网表，它完全定义了从管芯到封装馈通的D2D互连线和互连端口。1)当1)basedie/interposer设计的初始网表为空时，系统顶层网表中D2D和D2封装馈通互连端口的定义如图5所示：图5。

顶层设计网络表示示例2)在初始2)basedie/interposer设计网表中定义封装的端口时，系统顶层网表中D2D和D2封装馈通互连端口的定义如图6所示：图6顶层设计网表表示示例注：当网表包含D2D和D2封装总线互连的定义时，需要注意位的定义顺序。例如，在这种情况下，当需要具有相同位的topdie端口sd[8:0]和basedie端口top2base_0_sd[8:0]的互连时，通过设计创建的总线端口/网络必须具有相同的顺序：

在创建topdie design读取CSV文件时，需要增加选项-create_bus_high_to_low，以实现从高位到低位的顺序创建总线网或端口。基底芯片设计网表总线网按照从高位到低位的顺序定义；顶层设计网表总线网按照从高位到低位的顺序定义；当然，工程师也可以在设计中按照从低位到高位的顺序创建总线端口/网络。4.3集成电路系统布局规划

顶层设计库的创建过程参考topdie/socdie Die。在Task Assistant中选择Multi-Die Floorplanning，然后依次选择需要的操作，如读取网表、3D管芯布局、凹凸镜像、网络分配等。如图7所示，实现3DIC系统布局规划。图7多芯片布局过程

需要注意的是，在通过镜像自动完成basedie凸点的创建和对准后，D2D和D2Package之间的各种逻辑互连都要通过assign net自动追踪，实现basedie网表的创建。在这个过程中，

1)当基底管芯/内插器设计的初始网表为空时，工具根据C4凸点和ubumps之间的曼哈顿距离选择C4凸点。更严格地说，该工具综合计算所有网的长度，寻找设计中所有网的曼哈顿距离之和的最小值来完成D2Package逻辑互连的创建，实现basedie网表的创建。如图8所示。图8 8镜像成球和分配网络示意图

2)当basedie/interposer设计的初始网表定义封装的端口时，工具自动追踪D2D与D2Package的逻辑互连关系，实现basedie网表的创建，如图9所示。图9 9镜像凹凸和分配网示意图以上操作完成后，完全可以实现系统级可视化管理。如图10所示，基于系统级顶层结构，可以在系统级进行各种仿真、分析和验证。图10顶层系统5的2D和3D视图。在顶层设计的上下文中编辑模具设计。

3DIC编译器的EIP(Edit In Place，)功能允许工程师在3D系统顶层设计的后台编辑所选芯片，而无需在另一个窗口中打开芯片设计。EIP菜单栏提供以下选项：层次设置视图层次，扩展单元格类型，改变显示方式，设置打开或关闭多个层次；下推至选定的区块；弹出并弹回下一级；4弹到最上面弹到最上面一层。

当工程师使用EIP编辑一个较低级别的模具设计时，通过点击EIP菜单栏上的弹出图标，当前块将成为所选模具设计的块。在编辑过程中，选中的一个将被突出显示，而另一个芯片设计将变暗，如图11所示。使用“f”键放大当前选定的块，工程师可以执行编辑操作。此外，请注意，所选的模具设计保留了顶层设计中的方向和旋转角度。图11现场编辑模具设计总结

介绍了如何使用3DIC编译器方便、高效地创建和管理3DIC系统的顶层。从创建芯片原型开始，进行多芯片布图设计，并定义基芯片或中介层和顶层系统的网表。基于顶层系统，实现了basedie/interposer凸点的自动生成和对准，自动跟踪D2D和D2封装的各种互连，建立逻辑互连。最后，实现了3DIC系统顶层的创建和管理。

其中可以特别关注“原地编辑”功能，它可以极大地帮助工程师提高多芯片系统设计的效率。

审计刘清

以上知识分享希望能够帮助到大家！